Skew-tolerant circuit design / David Harris
Tipo de material:![Texto](/opac-tmpl/lib/famfamfam/BK.png)
Tipo de ítem | Biblioteca actual | Colección | Clasificación | Copia número | Estado | Fecha de vencimiento | Código de barras | Reserva de ítems |
---|---|---|---|---|---|---|---|---|
![]() |
Libros Libros | General | TK7868.T5 H37 (Navegar estantería(Abre debajo)) | 1 | Disponible | 172182 | ||
![]() |
Libros Libros | General | TK7868.T5 H37 (Navegar estantería(Abre debajo)) | 1 | Disponible | 184554 |
Total de reservas: 0
Navegando Libros Estantes, Ubicación: Libros, Código de colección: General Cerrar el navegador de estanterías (Oculta el navegador de estanterías)
![]() |
![]() |
![]() |
![]() |
![]() |
![]() |
![]() |
||
TK7868.T5 B45 Logic-timing simulation and the degradation delay model / | TK7868.T5 B45 Logic-timing simulation and the degradation delay model / | TK7868.T5 D54 Digital system clocking : | TK7868.T5 H37 Skew-tolerant circuit design / | TK7868.T5 H37 Skew-tolerant circuit design / | TK7868.T5 K54 Digital clocks for synchronization and communications / | TK7868.T5 K54 Digital clocks for synchronization and communications / |
No hay comentarios en este titulo.