Imagen de Amazon.com
Design through Verilog HDL / T. R. Padmanabhan, B. Bala Tripura Sundari
Tipo de material:
TextoIdioma: ENG Editor: Piscataway, New Jersey : Hoboken, New Jersey : IEEE ; Wiley-Interscience, c2004Descripción: xii, 455 páginas : ilustracionesTipo de contenido: texto Tipo de medio: sin medio Tipo de portador: volumenISBN: 0471441481 (encuadernado en tela)Tema(s): Verilog (Lenguaje de descripción para computadora)Clasificación CDD: 621.39/2 Clasificación LoC:TK7885.7 | P374
| Tipo de ítem | Biblioteca actual | Colección | Clasificación | Copia número | Estado | Fecha de vencimiento | Código de barras | Reserva de ítems |
|---|---|---|---|---|---|---|---|---|
Libros
|
Libros Libros | General | TK7885.7 P374 (Navegar estantería(Abre debajo)) | 1 | Disponible | 180277 | ||
|
Libros
|
Libros Libros | General | TK7885.7 P374 (Navegar estantería(Abre debajo)) | 1 | Disponible | 180346 |
Total de reservas: 0
Navegando Libros Estantes, Ubicación: Libros, Código de colección: General Cerrar el navegador de estanterías (Oculta el navegador de estanterías)
|
|
|
|
|
|
|
||
| TK7885.7 P37 2004b VHDL : | TK7885.7 P37 2011 VHDL : | TK7885.7 P37 2011 VHDL : | TK7885.7 P374 Design through Verilog HDL / | TK7885.7 P374 Design through Verilog HDL / | TK7885.7 P43 2010 Circuit design and simulation with VHDL / | TK7885.7 P43 2010 Circuit design and simulation with VHDL / |
compra 2013/06/06 891.00
No hay comentarios en este titulo.