Imagen de Amazon.com
Writing testbenches using System Verilog / by Janick Bergeron
Tipo de material:
TextoEditor: New York : Springer Verlag, c2006Edición: [rev. ed.]Descripción: xxvi, 412 páginas : ilustracionesTipo de contenido: texto Tipo de medio: sin medio Tipo de portador: volumenISBN: 0387292217Tema(s): Computadoras -- Lenguajes descriptivos | Circuitos integrados -- Verificación | Verilog (Lenguaje de descripción para computadora)Clasificación CDD: 621.39/2 Clasificación LoC:TK7885.7 | B425
| Tipo de ítem | Biblioteca actual | Colección | Clasificación | Copia número | Estado | Fecha de vencimiento | Código de barras | Reserva de ítems |
|---|---|---|---|---|---|---|---|---|
Libros
|
Libros Libros | General | TK7885.7 B425 (Navegar estantería(Abre debajo)) | 1 | Disponible | 186136 |
Total de reservas: 0
Este libro presenta los mismos conceptos como la segunda edición de Writing testbenches, functional verification of HDL models, pero usa el Sistema Verilog como el único vehículo implementatado. Los lenguajes usados en la segunda edición están aún disponibles
No hay comentarios en este titulo.