| 000 | 00906nam a2200265zi 4500 | ||
|---|---|---|---|
| 003 | $$aOCoLC | ||
| 005 | 20220221131536.0 | ||
| 008 | 040506c 2004njua 000 0 eng | ||
| 020 | _a0471441481 (encuadernado en tela) | ||
| 035 | _aMX001000995600 | ||
| 040 |
_aDLC _bspa _cDLC _dUNAMX |
||
| 041 | _aENG | ||
| 050 | 0 | 0 |
_aTK7885.7 _bP374 |
| 082 | 0 | 0 |
_a621.39/2 _222 |
| 100 | 1 |
_aPatmanapan, Ti. Ar., _eautor |
|
| 245 | 1 | 0 |
_aDesign through Verilog HDL / _cT. R. Padmanabhan, B. Bala Tripura Sundari |
| 264 | 1 |
_aPiscataway, New Jersey : _bIEEE ; _aHoboken, New Jersey : _bWiley-Interscience, _cc2004 |
|
| 300 |
_axii, 455 páginas : _bilustraciones |
||
| 650 | 0 | _aVerilog (Lenguaje de descripción para computadora) | |
| 700 | 1 |
_aTripura Sundari, B. Bala, _eautor |
|
| 336 |
_atexto _2rdacontent |
||
| 337 |
_asin medio _2rdamedia |
||
| 338 |
_avolumen _2rdacarrier |
||
| 999 |
_c15663 _d15663 |
||